Sollicitatievraag bij Capgemini

Verilog code to implement a half adder